

(11)Publication number:

2000-286428

(43)Date of publication of application: 13.10.2000

(51)Int.CI.

H01L 29/80 H01L 21/06 H01L 21/8232 H01L 27/095

(21)Application number: 11-091495

(71)Applicant : NEC CORP

(22)Date of filing:

31.03.1999

(72)Inventor: KUNIHIRO KAZUAKI


ONO YASUO

TAKAHASHI HIROYUKI NAKAYAMA TATSUMINE KASAHARA TAKEMOTO

(54) FIELD-EFFECT TRANSISTOR

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a field-effect transistor, which can obtain a high output also in a microwave band and in which degradation of its distortion characteristics is not generated. SOLUTION: A field-effect transistor is provided with an n-type channel layer 5 formed on a semiconductor substrate, a p-type embedded layer 3 which is provided under the layer 5 and is neutralized, a source electrode 7 on the layer 5, a drain electrode 8 formed on the layer 5 leaving an interval between the electrode 8 and the electrode 7 and first and second gate electrodes 9 and 10 formed between the electrodes 7 and 8. An n-type external electrode 11, which is electrically insulated from the layer 5 and constitutes a diode with the layer 3, is formed on the layer 3 in the vicinity of the electrode 7, and the electrode 11 is connected with the electrode 10. Holes in the layer 3 are fed to the electrode 10 through the electrode 11, and reduction in the drain current is self-corrected.



LEGAL STATUS

[Date of request for examination]

02.03.2000

[Date of sending the examiner's decision of

11.10.2002

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-286428

(P2000-286428A) (43)公開日 平成12年10月13日(2000.10.13)

(51) Int. Cl. ⁷

識別記号

FΙ

テーマコード (参考)

H01L 29/80

21/06

21/8232 27/095 21/00

H01L 29/80

W 5F102

27/06

F

29/80

Е

審査請求 有 請求項の数12 OL (全12頁)

(21)出願番号

特願平11-91495

(22)出願日

平成11年3月31日(1999.3.31)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 国弘 和明

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72) 発明者 大野 泰夫

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100089875

弁理士 野田 茂


最終頁に続く

(54) 【発明の名称】電界効果トランジスタ

(57)【要約】

【課題】 マイクロ波帯においても高出力が得られ、かつひずみ特性の劣化を生じない電界効果トランジスタを実現する。

【解決手段】 半導体基板上に形成された n型のチャネル層 5 と、チャネル層 5 の下に設けられた中性化した埋め込み p型層 3 と、チャネル層 5 上のソース電極 7 と、チャネル層 5 上にソース電極 7 との間に間隔をおいて形成されたドレイン電極 8 と、ソース電極 7 とドレイン電極 8 との間に形成された第1、第2 ゲート電極 9、10とを備えている。ソース電極 7 の近傍の埋め込み p型層 3 の上には、チャネル層 5 から電気的に絶縁されて、埋め込み層と共にダイオードを構成する外部 n型電極 1 1 が形成され、第2 ゲート電極 1 0 に接続されている。埋め込み p型層 3 の正孔は外部 n 型電極 1 1 を通じて第2 ゲート電極 1 0 に供給されドレイン電流の低下が自己補正される。



【特許請求の範囲】

【請求項1】 半導体基板上に形成された第1の導電型のチャネル層と、

前記チャネル層の下に設けられた中性化した第2の導電型の埋め込み層と、

前記チャネル層上に形成されたソース電極と、

前記チャネル層上に前記ソース電極との間に間隔をおい て形成されたドレイン電極と、

前記ソース電極と前記ドレイン電極との間の前記チャネル層上に形成されたゲート電極とを備えた電界効果トランジスタであって、

前記チャネル層から電気的に絶縁されて前記埋め込み層 の上に形成され、前記埋め込み層と共にダイオードを構 成する外部電極を備え、

前記外部電極は前記ゲート電極に接続されていることを 特徴とする電界効果トランジスタ。

【請求項2】 前記外部電極は、オーム性の第1の導電型の電極であり、前記埋め込み層と共にpn接合を形成していることを特徴とする請求項1記載の電界効果トランジスタ。

【請求項3】 前記外部電極は、前記半導体基板上に形成された、前記チャネル層と同じ層レベルの第1の導電型の半導体層上に配設され、前記半導体層と前記チャネル層との間には、両者を相互に電気的に分離する溝が形成されていることを特徴とする請求項2記載の電界効果トランジスタ。

【請求項4】 前記外部電極は前記ソース電極を半ば取り囲んで形成されていることを特徴とする請求項3記載の電界効果トランジスタ。

【請求項5】 前記外部電極は前記ソース電極および前記ドレイン電極より面積が広いことを特徴とする請求項3記載の電界効果トランジスタ。

【請求項6】 前記外部電極は前記埋め込み層に接して 形成されたショットキー電極であることを特徴とする請 求項1に記載の電界効果トランジスタ。

【請求項7】 前記ゲート電極は相互に間隔をおいて配置された第1および第2のゲート電極から成り、前記外部電極は前記第2のゲート電極に接続され、前記第1のゲート電極は信号入力用のゲート電極であることを特徴とする請求項1記載の電界効果トランジスタ。

【請求項8】 前記第2のゲート電極は前記第1のゲート電極と前記ドレイン電極との間に配置されていることを特徴とする請求項7記載の電界効果トランジスタ。

【請求項9】 前記第2のゲート電極は、前記チャネル 層上に形成された絶縁体から成る表面保護膜の上に形成 されていることを特徴とする請求項7記載の電界効果ト ランジスタ。

【請求項10】 前記外部電極は低域通過フィルタを介して前記第2のゲート電極に接続されていることを特徴とする請求項7記載の電界効果トランジスタ。

【請求項11】 前記外部電極は低域通過フィルタを介して前記ゲート電極に接続されていることを特徴とする請求項1記載の電界効果トランジスタ。

【請求項12】 前記ゲート電極は信号入力用のゲート電極であることを特徴とする請求項11記載の電界効果トランジスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電界効果トランジス 10 夕に関し、特にマイクロ波帯の高出力増幅器を構成する ために適した電界効果トランジスタに関するものであ る。

[0002]

【従来の技術】ガリウム砒素(以下、GaAs)を用いたMESFET(Metal Semiconductor Field Effect Transistor)やHJFET(Heterojunction FET)は、移動体通信の基地局や携帯電話端末用のマイクロ波帯高出力増幅器として広く用いられている。また、近年、窒化ガリウム(以下、GaN)に代表されるワイドバンド半導体は、破壊電界がGaAsに比べ一桁近く高いことや、ピエゾ効果を利用して高いシートキャリア密度が得られることから、GaAs系FETを上回る高出力FET用材料として注目され、盛んに研究開発が進められている。そして、これら無線通信用途に用いられる高出力FETにおいては、更なる高出力化、高効率化、低ひずみ化が要求されている。

【0003】FETの高出力化には、高電流密度と高耐圧を得ることが重要な技術要素の一つとなっている。し 30 かしながら、GaAsやGaNでは、バルク結晶や半導体表面に多量の深い準位(トラップ)が存在しており、FETの動作中、トラップにキャリアが捕獲されることによって、電流ラグや電流コラプスと呼ばれる高周波での電流変動(減少)がおこり、出力電力を低下させる要因となっていた。

【0004】たとえば、1994年エレクトロニクス・レターズ30巻25号2175~2176頁(Electronics Letters Vol. 30 No. 25 p2175 1994)にはGaN系HJF 40 ETの顕著な電流コラプス現象が報告されている。この報告例では、暗所で低ドレイン電圧領域でドレイン電流が大きく減少しており、GaN系FETが本来もつ高電流密度という特性を生かしきれていない。また、GaAs系FETでもDC動作に比べ、AC動作でドレイン電流が減少することがしばしば報告されているが、この現象もトラップでのキャリアの捕獲によって引き起こされている。

【0005】これらの問題を解決するために、結晶性や 半導体表面の品質を向上することの他に、FETの構造 50 によって問題を回避する試みがなされている。たとえば

1

4

図13の断面側面図に示したように、特開平10-270462号公報には、n型チャネル層105の下にp型層103を設けるという方法が用いられている。なお、図13において、101は半導体基板、107、108はそれぞれソース電極およびドレイン電極、109はゲート電極、106はシリコンをドープしたn型GaAs層である。

【0006】さらに、図14の断面側面図に示したように、1990年アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーキット25巻第6号1544頁(IEEE Journal of SolidーState Circuits、Vol.25、No.6 p1544、1990)には、p型層103をソース電極107領域に接した外部電極111に接続して、その電位を固定する試みについて報告されている。このときp型層103が中性化していると、基板の電位が横方向(チャネルに平行な方向)に固定されるので、基板結晶内トラップのキャリア捕獲による基板電位の変動が抑制され、それによってドレイン電流の変動や電流コラプスを無くすことができる。

【0007】また図15の断面側面図に示したように、中性化した埋め込みp型層103を設けることによって、ゲート電極109ードレイン電極108の間のチャネル電子を空乏化することができるので、ゲートードレイン間の2端子耐圧が向上するという別の効果があることが、1998年 アイ・イー・イー・イー・インターナショナル・エレクトロンデバイスミーティングのテクニカルダイジェスト71頁(1998IEEE International Electron Device Meeting Technical Digest p71)に報告されており、顕著な効果が実証されている。

[0008]

【発明が解決しようとする課題】図13、14、15に示した従来例は、数百MHz以下の周波数では、p型層の電位がソース電極(もしくは外部電極)に固定されているので、基板トラップによるドレイン電流変動を除去するのに有効であったが、マイクロ波帯ではp型層の電位がドレインとの容量結合によって変動してしまい、基板電位を固定する効果が無くなる。

振幅が大きくなる程顕著になり、このことは入力振幅に 依存してトランジスタの電力利得が急激に低下すること を意味するので、入出力電力特性のひずみ特性の劣化を 招いてしまう。

【0010】本発明の主な目的は、マイクロ波帯においても高出力が得られ、かつひずみ特性の劣化を生じない電界効果トランジスタを提供することにある。

[0011]

【課題を解決するための手段】本発明は、上記目的を達 10 成するため、半導体基板上に形成された第1の導電型の チャネル層と、前記チャネル層の下に設けられた中性化 した第2の導電型の埋め込み層と、前記チャネル層上に 形成されたソース電極と、前記チャネル層上に前記ソー ス電極との間に間隔をおいて形成されたドレイン電極 と、前記ソース電極と前記ドレイン電極との間の前記チャネル層上に形成されたゲート電極とを備えた電界効果 トランジスタであって、前記チャネル層から電気的に絶 縁されて前記埋め込み層の上に形成され、前記埋め込み 層と共にダイオードを構成する外部電極を備え、前記外 20 部電極は前記ゲート電極に接続されていることを特徴と する。

【0012】本発明の電界効果トランジスタでは、第2 の導電型のキャリアが上記ダイオードを通じて外部電極 よりゲート電極に供給され、ゲート容量に蓄積してゲー ト電圧を変化させる。そして、このゲート電圧の変化 は、基板内トラップによるキャリア捕獲によってドレイ ン電流が低下するという現象を打ち消すように作用す る。したがって本発明の電界効果トランジスタでは、マ イクロ波帯にいおても高出力が得られ、また、入力振幅 30 が大きい場合にも電力利得が低下しないのでひずみ特性 が劣化することがない。

[0013]

【発明の実施の形態】次に本発明の実施の形態例につい て図面を参照して説明する。図1は本発明による電界効 果トランジスタの一例を示す断面側面図、図2は図1に 示した電界効果トランジスタの平面図である。なお、図 1は図2のA-A'線に沿った断面を示している。図 1、図2に示した第1の実施の形態例の電界効果トラン ジスタ4 (FET4) はn型のデュアルゲートGaAs ・MESFETとなっており、半絶縁性GaAs基板1 の上に、アンドープGaAs層2(厚さ約800n m)、ベリリウム(Be)を5×10¹⁷cm⁻³の濃度に ドープしたp型GaAs層、すなわち埋め込みp型層3 (25 nm)、アンドープGaAs層4 (200 n m)、シリコン(Si)を2×10¹⁷cm³の濃度にド ープしたn型GaAs層、すなわちチャネル層5(23 5 n m) 、Siを5×10¹⁷ c m⁻³の濃度にドープした n型GaAs層6(100nm)が、この順番で分子線 エピタキシー (MBE) 法によって成長させ、形成され

10

【0014】オーム性のソース電極7とドレイン電極8 は、金・ゲルマニウム合金/ニッケル/金(AuGe/N i/Au) を450℃で30秒間アニールすることによ って各n型GaAs層6上にそれぞれ形成されている。 ソース電極7とドレイン電極8との間には、低ソース抵 抗と高耐圧を同時に達成するために結晶表面から150 n mだけエピ結晶を除去したチャネル層 5 の表面に、シ ョットキー性の第1ゲート電極9が、タングステンシリ サイド(WSi) をスパッタし、長さ0.9μmに加工 することによって形成されている。

【0015】ソース電極7は接地され、一方、ドレイン 電極8は負荷13を介して電圧がVDの電源に接続され る。そして第1ゲート電極9に入力RF信号が入力され る。また、第1ゲート電極9の近傍には、第1ゲート電 極9との間に間隔を置き、第1ゲート電極9とドレイン 電極8との間にWSiによって第2ゲート電極10が形 成されている。ドレイン電極8と反対側の、ソース電極 7の側部には、金・ゲルマニウム合金/ニッケル/金(A uGe/Ni/Au)からなるオーム性の外部n型電極1 1が設けられ、外部n型電極11とソース電極7との間 20 には、n型GaAs層5とn型GaAs層6とを除去し て、埋め込みp型層3には至らない結晶溝12が形成さ れている。

【0016】これを上から見ると、図2に示したように 外部n型電極11は、チャネル層5とは結晶溝12によ って電気的に絶縁されて、かつソース電極7を半ば囲ん で、ソース電極7およびドレイン電極8より広い面積に 形成されている。埋め込みp型層3は、チャネル層5と 外部 n 型電極 1 1 の下に、重なって形成されている。そ して外部 n 型電極 1 1 は、上記第 2 ゲート 1 0 に接続さ れている。

【0017】次に、このように構成された電界効果トラ ンジスタ4の動作について説明する。図3は第1の実施 の形態例の電界効果トランジスタ4の動作を示す断面側 面図、図4の(A)ないし(D)は同波形図である。図 4において、横軸はすべて時間を表し、図4の(A)の 縦軸は第1ゲート電極9の電圧、(B)はドレイン電極 8の電圧、(C)は埋め込みp型層3の電圧、(D)は 第2ゲート電極10の電圧をそれぞれ表している。

【0018】本実施の形態例の電界効果トランジスタ4 では、中性化した埋め込みp型層3が設けられているた め、チャネル層5は電気的にシールドされ、したがって 基板トラップに捕獲された電荷21はFET4の動作に 悪影響を及ぼさない。今、図4の(A)に示したよう に、FET4の第1ゲート電極9にRF信号が入力され たとすると、ドレイン電極8の電圧も入力信号に対応し て図4の(B)に示したように変化する。ところで、ド レイン領域と埋め込み p型層 3とは等価的に容量17で 接続されているので、ドレイン電極8の電圧が高周波で 変化すると、埋め込みp型層3の電圧もそれに呼応して 50 の電力利得の変化を示し、曲線26、28はそれぞれ実

変化する。

【0019】一方、埋め込みp型層3と外部n型電極1 1とはp-i-nダイオード構造14を形成しており整 流性を持っている。そのため、埋め込みp型層3の電圧 が正側に振り込まれたときは、埋め込み p型層 3 から正 孔電流が順方向で外部 n 電極 1 1 から流れ出る。しか し、p型層の電圧が負側に振り込まれたときには、逆方 向なので電流が埋め込みp型層3に流れ込むことはな い。その結果、埋め込みp型層3の平均電圧は、図4の (C) に示したように、徐々に負側に変化していくこと になる。

【0020】図14に示した従来例の外部電極111 は、ソース電極107や他の電源に接続されていたの で、正孔は埋め込み層から外部電極を通じて自由に流れ 出るのみであった。しかし、本実施の形態例では、外部 n型電極11は第2ゲー電極10に接続されているの で、流れ出た正孔は第2ゲート電極10のゲート容量を 正に帯電させ、第2ゲート電極10の電圧は、図4の (D) に示したように徐々に正側に変化する。

【0021】その結果、本実施の形態例では、埋め込み p型層3の電圧がしだいに負側に変化する現象が自己補 正されて埋め込みp型層3の電圧は一定値に維持され、 したがって、ドレイン電流の直流成分は一定に保たれ る。図11は、電界効果トランジスタ4のドレイン電流 が一定に保たれることを従来の電界効果トランジスタと 比較して示す図面であり、(A) は回路図、(B) はゲ ート電圧を示すグラフ、(C)はドレイン電流の直流成 分を示すグラフである。図11の(A)は、電界効果ト ランジスタ4周辺を簡略化して示しており、第1ゲート 30 電極9にバイアス電圧と共に交流電圧が印加され、一 方、ドレインには負荷13を通じて電流(矢印I)が流 れることを示している。図11の(B)、(C)の横軸 は共に時間を表し、(B)の縦軸は第1ゲート電極9の 電圧、(C)の縦軸はドレイン電流の平均値(直流成 分)を表している。

【0022】図11の(B)に示したように第1ゲート 電極9に直流バイアス電圧と共に交流電圧を印加する と、ドレイン電流の平均値は、従来の電界効果トランジ スタでは図11の(C)に曲線12で示したように時間 40 の経過と共にしだいに低下してしまうが、本実施の形態 例の電界効果トランジスタ4では、直線14で示したよ うに時間が経過しても一定である。

【0023】また、図12はマイクロ波帯における電界 効果トランジスタ4の電力利得および出力電力を従来の 電界効果トランジスタと比較して示すグラフであり、図 中、横軸は入力電力の大きさを示し、右側の縦軸は電力 利得を、左側の縦軸は出力電力をそれぞれ表している。 そして、曲線22、24はそれぞれ実施の形態例の電界 効果トランジスタ4および従来の電界効果トランジスタ 施の形態例の電界効果トランジスタ4および従来の電界 効果トランジスタの出力電力の変化を示している。

【0024】従来の電界効果トランジスタ4では、図1 1に曲線12により示したように時間が経過するとドレ イン電流は低下するが、その低下の程度は入力電力が大 きいほど大きい。したがって、図12のグラフに示した ように、従来の電界効果トランジスタでは、入力電力が 大きくなると電力利得(曲線24)、出力電力(曲線2 8) 共に大きく低下する。これに対して、本実施の形態 例の電界効果トランジスタ4では、ドレイン電流が変化 しないので、入力電力が、大きい範囲でも電力利得(曲 線22)は一定に維持され、また出力電力(曲線26) は入力電力に比例して増大する。このように、本実施の 形態例の電界効果トランジスタ4では、マイクロ波帯に おいても高出力が得られ、また、入力振幅が大きい場合 にも電力利得が低下しないのでひずみ特性が劣化するこ とがない。

【0025】なお、本実施の形態例の電界効果トランジ スタ4でも、埋め込みp型層3の正孔の一部はソース電 極7にも流れ出るが、上述のように外部n型電極11の 20 面積を大きくとっているので、正孔の大部分は外部n型 電極11に流れ出て、本実施の形態例の効果が維持され

【0026】また、第2ゲート電極10に与える電圧 は、第1ゲート電極7に与える入力RF信号と位相が一 致しているか、あるいは入力RF成分が十分に減衰して いることが望ましい。しかし、通常のFETの応用では 負荷13が存在するので、原理的には第2ゲート電極1 0にフィードバックされた信号は入力信号とは180度 位相がずれている(図4の(B))。ただし、実際に は、正孔の移動度が小さく埋め込み p型層3の抵抗18 (図3)が大きいことと、寄生容量16が存在するため に、第2ゲート電極10に印加される信号のRF成分 は、図4の(C)にも示したように、外部n型電極11 から出る時点ですでにかなり減衰しており、上記180 度の位相のずれは通常は問題にならない。

【0027】次に本発明の第2の実施の形態例について 説明する。図5は第2の実施の形態例の電界効果トラン ジスタを示す断面側面図である。図中、図1などと同一 の要素には同一の符号が付されており、それらに関する 説明はここでは省略する。第2の実施の形態例の電界効 果トランジスタ32が上記電界効果トランジスタ4と異 なるのは、外部n型電極11の電圧からRF成分を取り 除くために抵抗と容量からなる低域フィルター19が設 けられている点である。したがって、電界効果トランジ スタ32では、第2ゲート電極10に印加される電圧に 含まれるRF成分は電界効果トランジスタ4の場合より 大幅に減衰し、ドレイン電流をさらに確実に一定に維持 することができる。その結果、マイクロ波帯においても 高出力が得られ、かつひずみ特性が劣化しないという点 50 1ゲート電極9のみを備え、低域フィルター19の出力

でいっそう良好な結果が得られる。なお、低域フィルタ -19としては必ずしも抵抗と容量により構成したフィ ルターに限定されるものではない。

【0028】次に本発明の第3の実施の形態例について 説明する。図6は第3の実施の形態例の電界効果トラン ジスタを示す断面側面図である。図中、図1などと同一 の要素には同一の符号が付されており、それらに関する 説明はここでは省略する。第3の実施の形態例の電界効 果トランジスタ34が上記電界効果トランジスタ4と異 10 なるのは、層間絶縁膜としてSiO2膜20を厚さ10 Onmで素子表面に熱CVDによって成膜した上に、第 2ゲート電極10が金(Au)の蒸着によって形成され ている点である。

【0029】このような構造を採ることによって、第2 ゲート電極10はMOS構造となり、リーク電流がなく なるので正電荷の蓄積効果はより高まる。その結果、ド レイン電流をさらに確実に一定に維持することができ、 マイクロ波帯においても高出力が得られ、かつひずみ特 性が劣化しないという点でいっそう良好な結果が得られ

【0030】次に本発明の第4の実施の形態例について 説明する。図7は第4の実施の形態例の電界効果トラン ジスタを示す断面側面図である。図中、図1などと同一 の要素には同一の符号が付されており、それらに関する 説明はここでは省略する。第4の実施の形態例の電界効 果トランジスタ36が上記電界効果トランジスタ4と異 なるのは、外部n型電極11が、n型GaAs層6とn 型GaAs層5とアンドープGaAs層4とを部分的に 除去し、埋め込みp型層3を露出させた後、埋め込みp 30 型層3に接して金(Au)を蒸着することによって形成 されている点である。

【0031】したがって、電界効果トランジスタ36で は、外部n型電極11はp型のショットキーダイオード を形成している。このような構成を採ることによって、 製造プロセスは複雑になるが、埋め込みp型層3に整流 性をもつ外部n型電極11が直接接続されることにな り、外部 n 型電極 1 1 を通じた正孔の流れが良好とな る。そのため、ドレイン電流をさらに確実に一定に維持 することができ、マイクロ波帯においても高出力が得ら 40 れ、かつひずみ特性が劣化しないという効果がいっそう 顕著となる。

【0032】次に、本発明の第5の実施の形態例につい て説明する。図8は第5の実施の形態例の電界効果トラ ンジスタを示す平面図、図9は図8におけるB-B'線 に沿った断面側面図である。図中、図1などと同一の要 素には同一の符号が付されており、それらに関する説明 はここでは省略する。第5の実施の形態例の電界効果ト ランジスタ38が上記電界効果トランジスタ4と異なる のは、電界効果トランジスタ38がゲート電極として第

信号は第1ゲート電極9に供給されている点である。

【0033】このような構成としても、埋め込みp型層3からの正孔をゲート電極に供給してゲート電極の電圧を上昇させることができ、したがって自己補正によりドレイン電流を一定に保つことができる。そのため、電界効果トランジスタ38においても電界効果トランジスタ4の場合と同様の効果を得ることができ、さらに、電界効果トランジスタ38では第2ゲート電極10は不要であるから製造工程が簡素になるという新たな効果が得られる。

【0034】なお、図8、図9に示したように、入力R F信号の漏れを防止するために、チョークインダクタ30を、低域フィルター19と第1ゲート電極9との間に挿入したり、バイアス電圧VGの供給源との間に挿入することも有効である。また、低域フィルター19は外部に取り付ける以外にも、同じ半導体基板上にモノリシックに形成することも無論可能である。

【0035】次に、本発明の第6の実施の形態例について説明する。図10は第6の実施の形態例の電界効果トランジスタを示す断面側面図である。図中、図1などと同一の要素には同一の符号が付されており、それらに関する説明はここでは省略する。第6の実施の形態例の電界効果トランジスタ40が上記電界効果トランジスタ38と異なるのは、電界効果トランジスタ36と同様、外部n型電極11が、埋め込みp型層3に接してAuを蒸着することによって形成されている点である。したがって、電界効果トランジスタ40では、第5の実施の形態例で得られる効果に加えて第4の実施の形態例の効果をも得ることができる。

【0036】なお、上記実施の形態例では、電界効果トランジスタはすべてMBEで作製したn型GaAs MESFETであるとしたが、本発明の原理は、埋め込み層をイオン注入で作製した場合や、導電型を逆転した場合、GaAs以外の半導体材料(たとえばInPやGaN)を用いた場合、さらにはMEFET以外のFET構造(たとえば高電子移動度電界効果トランジスタ:HEMT)を採用した場合のいずれにおいても有効であることは言うまでもない。

[0037]

【発明の効果】以上説明したように本発明は、半導体基板上に形成された第1の導電型のチャネル層と、前記チャネル層の下に設けられた中性化した第2の導電型の埋め込み層と、前記チャネル層上に形成されたソース電極と、前記チャネル層上に前記ソース電極との間に間隔をおいて形成されたドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記チャネル層上に形成されたゲート電極とを備えた電界効果トランジスタであって、前記チャネル層から電気的に絶縁されて前記埋め込み層の上に形成され、前記埋め込み層と共にダイオードを構成する外部質極を備え、前記外部質極け前記ゲート質極

に接続されていることを特徴とする。

【0038】このように構成された本発明の電界効果トランジスタでは、第2の導電型のキャリアが上記ダイオードを通じて外部電極よりゲート電極に供給され、ゲート容量に蓄積してゲート電圧を変化させる。そして、このゲート電圧の変化は、基板内トラップによるキャリア捕獲によってドレイン電流が低下するという現象を打ち消すように作用する。したがって本発明の電界効果トランジスタでは、マイクロ波帯にいおても高出力が得ら

10 れ、また、入力振幅が大きい場合にも電力利得が低下しないのでひずみ特性が劣化することがない。

【図面の簡単な説明】

【図1】本発明による電界効果トランジスタの一例を示す断面側面図である。

【図2】図1に示した電界効果トランジスタの平面図で ある

【図3】第1の実施の形態例の電界効果トランジスタの 動作を示す断面側面図である。

【図4】(A)ないし(D)は第1の実施の形態例の電 20 界効果トランジスタの動作を示す波形図である。

【図5】第2の実施の形態例の電界効果トランジスタを 示す断面側面図である。

【図6】第3の実施の形態例の電界効果トランジスタを 示す断面側面図である。

【図7】第4の実施の形態例の電界効果トランジスタを 示す断面側面図である。

【図8】第5の実施の形態例の電界効果トランジスタを 示す平面図である。

【図9】図8におけるB-B[']線に沿った断面側面図で30 ある。

【図10】第6の実施の形態例の電界効果トランジスタ を示す断面側面図である。

【図11】電界効果トランジスタのドレイン電流が一定に保たれることを従来の電界効果トランジスタと比較して示す図面であり、(A)は回路図、(B)はゲート電圧を示すグラフ、(C)はドレイン電流の直流成分を示すグラフである。

【図12】マイクロ波帯における電界効果トランジスタの電力利得および出力電力を従来の電界効果トランジスタと比較して示すグラフである。

【図13】従来の電界効果トランジスタの一例を示す断面側面図である。

【図14】従来の電界効果トランジスタの他の例を示す断面側面図である。

【図15】従来の電界効果トランジスタのさらに他の例 を示す断面側面図である。

【符号の説明】

前記チャネル層から電気的に絶縁されて前記埋め込み層 1 ……半絶縁性 G a A s 基板、2 ……アンドープ G a A の上に形成され、前記埋め込み層と共にダイオードを構 s 層、3 ……埋め込み p 型層、4 ……電界効果トランジ 成する外部電極を備え、前記外部電極は前記ゲート電極 50 スタ(F E T)、5 ……チャネル層、6 ……n 型 G a A

特開2000-286428


12

s層、 7 ·····ソース電極、 8 ·····ドレイン電極、 9 ····· 第 1 ゲート電極、 1 0 ·····第 2 ゲート電極、 1 1 ·····外 部 n 型電極、 1 2 ·····曲線、 1 3 ·····負荷、 1 4 ·····直 線、 1 6 ·····寄生容量、 1 8 ·····抵抗、 1 9 ·····低域フ ィルター、 2 0 ·····SiO2膜、 2 1 ·····電荷、 2 2 ···


11

…曲線、24……曲線、26……曲線、28……曲線、30……チョークインダクタ、32……電界効果トランジスタ、36……電界効果トランジスタ、36……電界効果トランジスタ、40……電界効果トランジスタ。


[図1]




【図2】




【図3】







【図5】



【図6】





【図7】





【図9】


RF (BE) n
30
VG
VD
13











フロントページの続き

(72)発明者 高橋 裕之

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72) 発明者 中山 達峰

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 笠原 健資

東京都港区芝五丁目7番1号 日本電気株

式会社内

F ターム(参考) 5F102 FA02 GA14 GB01 GC01 GC05

GD01 GD10 GJ05 GL05 GN05

GT03 GT05 GV07 HC01 HC11